Khouas, Abdelhakim
École Polytechnique de Montréal
Description du programme de recherche
Le professeur Khouas conduit des activités de recherche dans le domaine de la microélectronique, et principalement dans le domaine de la conception en vue du test « Design For Testability (DFT) » des circuits intégrés et des systèmes sur puce « System On Chip (SOC) » et dans le domaine des outils de CAO pour la conception, la vérification et le test des circuits intégrés. La demande croissante de nouveaux produits électroniques de plus en plus petits, à bas prix et de faible consommation dans toutes les applications de l’électronique a stimulé la croissance rapide des SOC. Les SOC intègrent des parties analogiques, numériques, mixtes (analogique-numérique), des mémoires et des microprocesseurs sur le même circuit intégré. Les technologies modernes de fabrication de circuits intégrés permettent cette intégration de plusieurs modules sur la même puce, ce qui permet d’avoir des circuits plus performants, plus rapides, plus petits et à faible coût. Par contre, à cause de cette intégration croissante, le test de ces SOC devient de plus en plus difficile et surtout de plus en plus coûteux, ce qui risque de ralentir leur croissance au cours des prochaines années. L’objectif des travaux de recherche du professeur Khouas est de développer de nouvelles méthodes de test pour les SOC afin de maintenir un coût de test relativement faible par rapport au coût de fabrication. La voix la plus prometteuse pour réduire les coûts de test est l’utilisation des méthodes de DFT. Le but principale de ces méthodes est de rendre les circuits facilement testables en modifiant leur conception. Pour les SOC, l’augmentation de la surface due au matériel ajouté (cellules et routage) et l’augmentation du temps d’application des vecteurs de test sont les deux inconvénients majeurs des méthodes de DFT existantes. Ses travaux de recherche visent à optimiser ces deux paramètres en explorant les trois axes de recherche suivants : 1) Optimisation de la surface engendrée par les différentes techniques de DFT; 2) Développement de nouvelles méthodes de compression/décompression de vecteurs de test; 3) Développement d’outils d’aide à l'insertion et à l’optimisation des techniques de conception en vue du test pour les SOC
Projets de recherche en cours
- «Conception sur FPGA d'un algorithme de cryptographie»
Patrick Delisle (M.Sc.A) - «Développement d'un glucomètre implantable»
Karima Tabari (Ph.D.) - «Conception sur FPGA d'un convertisseur temps-numérique»
Amir Mohamed Amiri (M.Sc.A) - «Conception sur ASIC d'un algorithme cryptographique»
Mohamed Rouatbi (M.Sc.A) - «Conception de circuits de synthèse de fréquence»
Max-Élie Salomon (Ph.D.)
Coordonnées:
École Polytechnique de Montréal
Département de génie Électrique
C.P. 6079, Succ. Centre-ville, bureau M-5416
Montréal (
Québec )
H3C 3A7
Canada
Tel.:
(514) 340-4711 poste 5116
Fax:
(514) 343-4147
Courrier électronique:
akhouas@polymtl.ca
